EDA1024技术论坛»EDA1024论坛 › IC设计&验证› FPGA/CPLD/ASIC讨论区

ASIC讨论区今日: 0|主题: 30|排名: 21

子版块

资源分享

66 / 84

嵌套if语句 vs case,适合初学者 ... 2024-3-27 08:46 huoying

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] DFT过程中，分频时钟下如何处理？	yuns 2024-3-27	0116	yuns 2024-3-27 11:18
[求助] DC综合中的一个错误	yuns 2024-3-27	059	yuns 2024-3-27 10:52
[求助] 仿真时一定的编写techbench吗？	yuns 2024-3-27	057	yuns 2024-3-27 10:51
[求助] 什么叫综合中的地域时间？	huoying 2024-3-27	055	huoying 2024-3-27 08:51
[求助] 时延综合时会不会被优化掉	huoying 2024-3-27	056	huoying 2024-3-27 08:50
[求助] 关于从SLAVE端提取时钟的方式	huoying 2024-3-27	061	huoying 2024-3-27 08:49
[求助] verilog求教	huoying 2024-3-27	055	huoying 2024-3-27 08:48
[求助] 关于USB主机与设备的问题	huoying 2024-3-27	058	huoying 2024-3-27 08:45
[求助] pci initiator是什么意思？	huoying 2024-3-27	053	huoying 2024-3-27 08:44
[求助] 问一个关于dpll的问题	huoying 2024-3-27	066	huoying 2024-3-27 08:43
[求助] 请问如何产生倍频?	huoying 2024-3-27	053	huoying 2024-3-27 08:41
[求助] 用四个四选一构成16选一数据选择器verilog代码	neoz 2023-5-30	2538	populaa 2023-12-30 23:08
[求助] 求Cadence IC616 更换了PDK后能自动更新所有器件的参数	hvpower 2023-11-3	1508	mclaren 2023-11-3 17:30
[求助] 在线急等!怎么样用tcl写激励文件啊?	pangdax 2023-10-24	0303	pangdax 2023-10-24 08:34
[求助] 求问各位大侠哪里可以制作如下要求的芯片？	popo 2023-7-20	1436	莫名晴天 2023-8-29 11:26
[求助] 写testbench用什么工具？	佳木斯 2023-5-31	0431	佳木斯 2023-5-31 13:20
[求助] 请教DDR3接口上PZQ外接电阻问题	greatsky 2023-5-30	0461	greatsky 2023-5-30 21:54
[求助] 怎么检测一个24位的序列检测器？（Verilog HDL）	lxqian 2023-5-30	0555	lxqian 2023-5-30 13:44
[求助] .vhd小问题	szyac 2023-5-19	0437	匿名 1970-1-1 08:00
[求助] 请教集电极开路输出的问题	liuya 2023-5-19	0410	匿名 1970-1-1 08:00

12 / 2 页下一页

返回发新帖

快速发帖

|Archiver|手机版|小黑屋|EDA1024技术论坛

GMT+8, 2024-5-3 10:21 , Processed in 0.032114 second(s), 15 queries .

账号		自动登录	找回密码
密码			立即注册

FPGA/CPLD/ASIC讨论区 今日: 0|主题: 30|排名: 21

子版块

资源分享

快速发帖

FPGA/CPLD/ASIC讨论区今日: 0|主题: 30|排名: 21