EDA1024技术论坛»EDA1024论坛 › IC设计&验证› FPGA/CPLD/ASIC讨论区

ASIC讨论区今日: 0|主题: 30|排名: 21

子版块

资源分享

99 / 113

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表

隐藏置顶帖上海奋芯电子---专业IC版图外包服务精华1	奋芯 2023-4-8	1619	admin 2023-8-2 10:49
版块主题
[求助] 求问各位大侠哪里可以制作如下要求的芯片？	popo 2023-7-20	1108	莫名晴天 2023-8-29 11:26
[转帖] DC综合流程	jiwux 2023-6-7	0276	jiwux 2023-6-7 08:34
[转帖] 时钟树综合（CTS）	jiwux 2023-6-7	0168	jiwux 2023-6-7 08:22
[求助] 写testbench用什么工具？	佳木斯 2023-5-31	0160	佳木斯 2023-5-31 13:20
[求助] 请教DDR3接口上PZQ外接电阻问题	greatsky 2023-5-30	0160	greatsky 2023-5-30 21:54
[求助] 用四个四选一构成16选一数据选择器verilog代码	neoz 2023-5-30	0159	neoz 2023-5-30 21:49
[求助] 怎么检测一个24位的序列检测器？（Verilog HDL）	lxqian 2023-5-30	0193	lxqian 2023-5-30 13:44
[求助] .vhd小问题	szyac 2023-5-19	0158	szyac 2023-5-19 16:54
[求助] 请教集电极开路输出的问题	liuya 2023-5-19	0159	liuya 2023-5-19 16:53
[求助] Verilog HDL里的＃是什么意思？	lyl 2023-5-19	0153	lyl 2023-5-19 16:36
[求助] 关于配置上拉的问题	pqzhu 2023-5-19	0154	pqzhu 2023-5-19 14:13
[求助] VHDL程式下 ISE 時就出現錯誤的訊息？	perfect 2023-5-18	0156	perfect 2023-5-18 15:27
[求助] 請教VHDL	kwfy 2023-5-17	0162	kwfy 2023-5-17 14:01
[求助] 請問綜合模型分析HDL代碼的問題	wangb 2023-5-17	0139	wangb 2023-5-17 10:54
[求助] 如何使用critical range?	greatsky 2023-5-17	0139	greatsky 2023-5-17 10:26
[转帖] RTL编码风格所造成的仿真和综合的不匹配	fuduodu 2023-5-14	0195	fuduodu 2023-5-14 12:55
[转帖] 基本标准单元的全定制设计--以与或非门（AOI221）为例	fuduodu 2023-5-14	0198	fuduodu 2023-5-14 09:44
[转帖] Design Compiler入门	fuduodu 2023-5-14	0234	fuduodu 2023-5-14 08:57
[求助] 哪位高人，可以告诉我？	xilige 2023-5-11	1170	zcrdhm 2023-5-11 12:00
[求助] 请教一个关于VERILOG的语法问题。	金吉姆 2023-5-11	0176	金吉姆 2023-5-11 10:38

12 / 2 页下一页

返回发新帖

快速发帖

|Archiver|手机版|小黑屋|EDA1024技术论坛

GMT+8, 2023-10-1 16:19 , Processed in 0.046061 second(s), 13 queries .

		自动登录	找回密码
密码			立即注册

FPGA/CPLD/ASIC讨论区 今日: 0|主题: 30|排名: 21

子版块

资源分享

快速发帖

FPGA/CPLD/ASIC讨论区今日: 0|主题: 30|排名: 21