找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
收藏本版 (1)|订阅

FPGA/CPLD/ASIC讨论区 今日: 0|主题: 30|排名: 22 

作者 回复/查看 最后发表
隐藏置顶帖 上海奋芯电子---专业IC版图外包服务 精华1 奋芯 2023-4-8 11516 admin 2023-8-2 10:49
  版块主题   
[求助] DFT过程中,分频时钟下如何处理? yuns 2024-3-27 0275 yuns 2024-3-27 11:18
[求助] DC综合中的一个错误 yuns 2024-3-27 0134 yuns 2024-3-27 10:52
[求助] 仿真时一定的编写techbench吗? yuns 2024-3-27 0131 yuns 2024-3-27 10:51
[求助] 什么叫综合中的地域时间? huoying 2024-3-27 0116 huoying 2024-3-27 08:51
[求助] 时延综合时会不会被优化掉 huoying 2024-3-27 0135 huoying 2024-3-27 08:50
[求助] 关于从SLAVE端提取时钟的方式 huoying 2024-3-27 0139 huoying 2024-3-27 08:49
[求助] verilog求教 huoying 2024-3-27 0128 huoying 2024-3-27 08:48
[求助] 关于USB主机与设备的问题 huoying 2024-3-27 0134 huoying 2024-3-27 08:45
[求助] pci initiator是什么意思? huoying 2024-3-27 0120 huoying 2024-3-27 08:44
[求助] 问一个关于dpll的问题 huoying 2024-3-27 0143 huoying 2024-3-27 08:43
[求助] 请问如何产生倍频? huoying 2024-3-27 0120 huoying 2024-3-27 08:41
[求助] 用四个四选一构成16选一数据选择器verilog代码 neoz 2023-5-30 2612 populaa 2023-12-30 23:08
[讨论] 5000字!FPGA开发必须知道的五件事(下) 苏格不拉底 2023-4-11 2677 populaa 2023-12-30 23:02
[讨论] 5000字!FPGA开发必须知道的五件事(上) 新人帖 苏格不拉底 2023-4-11 1636 populaa 2023-12-28 14:09
[转帖] 时钟树综合(CTS) jiwux 2023-6-7 1608 populaa 2023-12-28 14:08
[转帖] DC综合流程 jiwux 2023-6-7 11029 populaa 2023-12-28 14:08
[转帖] 数字IC设计工程师需要清楚的signoff点 adele 2023-12-21 1366 populaa 2023-12-28 14:08
[求助] 求Cadence IC616 更换了PDK后能自动更新所有器件的参数 hvpower 2023-11-3 1660 mclaren 2023-11-3 17:30
[求助] 在线急等!怎么样用tcl写激励文件啊? pangdax 2023-10-24 0391 pangdax 2023-10-24 08:34
[求助] 求问各位大侠哪里可以制作如下要求的芯片? popo 2023-7-20 1519 莫名晴天 2023-8-29 11:26
下一页 »

快速发帖

还可输入 250 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|EDA1024技术论坛

GMT+8, 2024-6-16 13:08 , Processed in 0.029643 second(s), 13 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

返回顶部 返回版块