找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
收藏本版 (1)|订阅

FPGA/CPLD/ASIC讨论区 今日: 0|主题: 19|排名: 22 

子版块

作者 回复/查看 最后发表
隐藏置顶帖 上海奋芯电子---专业IC版图外包服务 精华1 奋芯 2023-4-8 11109 admin 2023-8-2 10:49
  版块主题   
[求助] 用四个四选一构成16选一数据选择器verilog代码 neoz 2023-5-30 2388 populaa 2023-12-30 23:08
[讨论] 5000字!FPGA开发必须知道的五件事(下) 苏格不拉底 2023-4-11 2469 populaa 2023-12-30 23:02
[讨论] 5000字!FPGA开发必须知道的五件事(上) 新人帖 苏格不拉底 2023-4-11 1426 populaa 2023-12-28 14:09
[转帖] 时钟树综合(CTS) jiwux 2023-6-7 1383 populaa 2023-12-28 14:08
[转帖] DC综合流程 jiwux 2023-6-7 1635 populaa 2023-12-28 14:08
[转帖] 数字IC设计工程师需要清楚的signoff点 adele 2023-12-21 1181 populaa 2023-12-28 14:08
[求助] 求Cadence IC616 更换了PDK后能自动更新所有器件的参数 hvpower 2023-11-3 1316 mclaren 2023-11-3 17:30
[求助] 在线急等!怎么样用tcl写激励文件啊? pangdax 2023-10-24 0201 pangdax 2023-10-24 08:34
[求助] 求问各位大侠哪里可以制作如下要求的芯片? popo 2023-7-20 1344 莫名晴天 2023-8-29 11:26
[求助] 写testbench用什么工具? 佳木斯 2023-5-31 0348 佳木斯 2023-5-31 13:20
[求助] 请教DDR3接口上PZQ外接电阻问题 greatsky 2023-5-30 0364 greatsky 2023-5-30 21:54
[求助] 怎么检测一个24位的序列检测器?(Verilog HDL) lxqian 2023-5-30 0479 lxqian 2023-5-30 13:44
[转帖] spyglass读取RTL代码时,对于设计中designware加密的iip如何处理? 好兔 2023-4-28 1511 好兔 2023-4-28 22:31
[其他] 中文版-CMOS超大规模集成电路设计-第4版 一心 2023-3-25 0453 一心 2023-3-25 18:09
[其他] 恭喜恭喜 重新上线 新人帖 peanut_cake 2023-3-9 6696 mujingfantasy 2023-3-11 12:54
[求助] 关于配置上拉的问题 pqzhu 2023-5-19 0307 匿名 1970-1-1 08:00
[求助] Verilog HDL里的#是什么意思? 新人帖 lyl 2023-5-19 0326 匿名 1970-1-1 08:00
[求助] 请教集电极开路输出的问题 liuya 2023-5-19 0322 匿名 1970-1-1 08:00
[求助] .vhd小问题 新人帖 szyac 2023-5-19 0357 匿名 1970-1-1 08:00

快速发帖

还可输入 250 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|EDA1024技术论坛

GMT+8, 2024-3-2 10:39 , Processed in 0.031016 second(s), 13 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

返回顶部 返回版块