EDA1024技术论坛»EDA1024论坛 › IC设计&验证› FPGA/CPLD/ASIC讨论区

ASIC讨论区今日: 0|主题: 30|排名: 21

子版块

资源分享

66 / 84

嵌套if语句 vs case,适合初学者 ... 2024-3-27 08:46 huoying

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[其他] 恭喜恭喜重新上线	peanut_cake 2023-3-9	6822	mujingfantasy 2023-3-11 12:54
[转帖] DC综合流程	jiwux 2023-6-7	1847	populaa 2023-12-28 14:08
[讨论] 5000字！FPGA开发必须知道的五件事（上）	苏格不拉底 2023-4-11	1546	populaa 2023-12-28 14:09
[讨论] 5000字！FPGA开发必须知道的五件事（下）	苏格不拉底 2023-4-11	2582	populaa 2023-12-30 23:02
[转帖] 数字IC设计工程师需要清楚的signoff点	adele 2023-12-21	1278	populaa 2023-12-28 14:08
[求助] 求Cadence IC616 更换了PDK后能自动更新所有器件的参数	hvpower 2023-11-3	1506	mclaren 2023-11-3 17:30
[转帖] spyglass读取RTL代码时，对于设计中designware加密的iip如何处理？	好兔 2023-4-28	1646	好兔 2023-4-28 22:31
[求助] 求问各位大侠哪里可以制作如下要求的芯片？	popo 2023-7-20	1435	莫名晴天 2023-8-29 11:26
[求助] 用四个四选一构成16选一数据选择器verilog代码	neoz 2023-5-30	2537	populaa 2023-12-30 23:08
[转帖] 时钟树综合（CTS）	jiwux 2023-6-7	1472	populaa 2023-12-28 14:08
[求助] 怎么检测一个24位的序列检测器？（Verilog HDL）	lxqian 2023-5-30	0554	lxqian 2023-5-30 13:44
[求助] 在线急等!怎么样用tcl写激励文件啊?	pangdax 2023-10-24	0302	pangdax 2023-10-24 08:34
[求助] 关于配置上拉的问题	pqzhu 2023-5-19	0386	匿名 1970-1-1 08:00
[求助] 请问如何产生倍频?	huoying 2024-3-27	052	huoying 2024-3-27 08:41
[求助] Verilog HDL里的＃是什么意思？	lyl 2023-5-19	0402	匿名 1970-1-1 08:00
[求助] 问一个关于dpll的问题	huoying 2024-3-27	065	huoying 2024-3-27 08:43
[求助] pci initiator是什么意思？	huoying 2024-3-27	052	huoying 2024-3-27 08:44
[求助] 关于USB主机与设备的问题	huoying 2024-3-27	058	huoying 2024-3-27 08:45
[求助] verilog求教	huoying 2024-3-27	055	huoying 2024-3-27 08:48
[求助] 关于从SLAVE端提取时钟的方式	huoying 2024-3-27	060	huoying 2024-3-27 08:49

12 / 2 页下一页

返回发新帖

快速发帖

|Archiver|手机版|小黑屋|EDA1024技术论坛

GMT+8, 2024-5-3 00:17 , Processed in 0.029846 second(s), 13 queries .

账号		自动登录	找回密码
密码			立即注册

FPGA/CPLD/ASIC讨论区 今日: 0|主题: 30|排名: 21

子版块

资源分享

快速发帖

FPGA/CPLD/ASIC讨论区今日: 0|主题: 30|排名: 21