请选择进入手机版 | 继续访问电脑版

设为首页收藏本站

切换到宽版

EDA1024技术论坛»论坛首页 › IC设计&验证 › FPGA/CPLD/ASIC讨论区 › 资源分享 › 计算机原理与设计：Verilog HDL版

返回列表发新帖

查看: 87|回复: 1

[资料] 计算机原理与设计：Verilog HDL版

48 主题	0 回帖	141 积分

积分: 141

发消息

发表于 2023-3-25 11:44:13 | 显示全部楼层 |阅读模式

计算机原理与设计：Verilog HDL版

本帖子中包含更多资源

您需要登录才可以下载或查看，没有账号？立即注册

×

回复

0 主题	8 回帖	57 积分

积分: 57

发消息

发表于 2023-4-27 13:19:19 | 显示全部楼层

hendamhokok

回复

返回列表发新帖

Archiver|手机版|小黑屋|EDA1024技术论坛

GMT+8, 2023-6-2 05:57 , Processed in 0.076675 second(s), 20 queries .

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表