EDA1024技术论坛's Archiver
EDA1024论坛
›
FPGA/CPLD/ASIC讨论区
› DFT过程中,分频时钟下如何处理?
yuns
发表于 2024-3-27 11:18:03
DFT过程中,分频时钟下如何处理?
系统分出两个时钟,定义了mixing_clock 之后,分频时钟驱动的flip-flop仍然没有在scan chain上,请教大牛,在线等。
页:
[1]
查看完整版本:
DFT过程中,分频时钟下如何处理?