EDA1024技术论坛's Archiver
EDA1024论坛
›
FPGA/CPLD/ASIC讨论区
› verilog求教
huoying
发表于 2024-3-27 08:48:21
verilog求教
verilog 中的电平取反是怎么操作?
我使用not好像不对!
页:
[1]
查看完整版本:
verilog求教