找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
查看: 769|回复: 3

[求助] 请教高压ESD的问题

[复制链接]

3

主题

1

回帖

56

积分

实习生

积分
56
发表于 2023-11-7 14:36:51 | 显示全部楼层
最简单的是让gate接1K左右的电阻到地.
EDA1024论坛免责声明
请勿上传侵权资料及软件! 如果发现资料侵权请及时联系,联系邮件: fenxin@fenchip.com QQ: 2322712906. 我们将在最短时间内删除。

15

主题

-4

回帖

101

积分

技术员

积分
101
 楼主| 发表于 2023-11-7 14:37:26 | 显示全部楼层
如果是从buffer输出打到VDD呢(PD-MODE),如果PMOS较小的情况下,寄生diode直接会过流损毁~

1

主题

2

回帖

50

积分

实习生

积分
50
发表于 2023-11-7 14:38:13 | 显示全部楼层
要么加面积,要么想办法改layout。
gate接1K左右的电阻到地只是针对于GGNMOS,如果管子面积很大,Cdg和Cgs值相当时,会分压,导致这个RC耦合的效果也不会很明显。
output buffer的gate接前级buffer的输出,本身就是应该能做到ESD自保护。NMOS gate tie low and PMOS gate tie high是为了正常工作时候ESD管漏电减小

12

主题

4

回帖

103

积分

技术员

积分
103
发表于 2023-11-7 14:38:37 | 显示全部楼层
理论上PD mode不应该有问题,因为有diode forward turn-on,这个diode的面积很小就可以满足 HBM 2KV;
真正比较麻烦的是ND mode, 很有可能parasitic PNP会 turn-on,这部分要看foundry ESD rule有没有提到PMOS.
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|EDA1024技术论坛

GMT+8, 2024-7-14 16:53 , Processed in 0.044286 second(s), 18 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表