找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
查看: 349|回复: 2

[求助] clock gating

[复制链接]

4

主题

1

回帖

60

积分

实习生

积分
60
发表于 2023-10-24 08:40:52 | 显示全部楼层 |阅读模式
manual上说clock gating 会产生clock glitch或 clipped clock.一直不太理解.
请大侠帮忙解释一下.谢谢
EDA1024论坛免责声明
请勿上传侵权资料及软件! 如果发现资料侵权请及时联系,联系邮件: fenxin@fenchip.com QQ: 2322712906. 我们将在最短时间内删除。

36

主题

463

回帖

480

积分

技术员

积分
480
发表于 2023-12-30 21:18:02 | 显示全部楼层
谢谢分享

1

主题

20

回帖

551

积分

工程师助理

积分
551
发表于 2024-1-12 16:58:46 | 显示全部楼层
就是clock在高电平的时候突然关断,这个时候脉冲宽度降低就可能变成毛刺,所以clockgate的时序必须要满足要求。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|EDA1024技术论坛

GMT+8, 2024-5-3 12:24 , Processed in 0.041730 second(s), 19 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表