找回密码
 立即注册
搜索
热搜: 活动 交友 discuz
查看: 468|回复: 1

[求助] 关于芯片封装、PAD

[复制链接]

13

主题

1

回帖

62

积分

实习生

积分
62
发表于 2023-5-30 21:46:41 | 显示全部楼层 |阅读模式
芯片上PAD的间距问题:是否是只要满足版图设计规则DRC能通过就可以?
在封装层面 对PAD间距有没要求?比如受封装水平的限制;引线的安全距离之类。
EDA1024论坛免责声明
请勿上传侵权资料及软件! 如果发现资料侵权请及时联系,联系邮件: fenxin@fenchip.com QQ: 2322712906. 我们将在最短时间内删除。

1

主题

18

回帖

1330

积分

工程师助理

积分
1330
发表于 2023-7-20 19:24:53 | 显示全部楼层
肯定跟封装有关系呀。pad布局时就得想想好是WB打线还是倒装的。不同封装的间距不一样。WB时间距也跟打线的线径有关。FC也分solder bump 跟cu pillar等。还有更先进的封装等等要求的间距更小。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|Archiver|手机版|小黑屋|EDA1024技术论坛

GMT+8, 2024-3-29 06:11 , Processed in 0.044195 second(s), 20 queries .

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表